Laporan Akhir 1 Modul 2
DAFTAR ISI
1. Jurnal
2. Alat dan Bahan
3. Rangkaian Simulasi
4. Prinsip Kerja Rangkaian
5. Video Rangkaian
6. Analisa
7. Link Download
- Alat
Module D'Lorenzo
Jumper
1. Panel DL 2203C.
2. Panel DL 2203D.
3. Panel DL 2203S.
4. Jumper.
- Bahan
a. IC 74LS112
b. IC 7404
c. IC 7432
b. Power DC
c. Switch (SW-SPDT)
d. Logicprobe atau LED
Sesuai pada rangkaian jika arusnya mengalir dari VCC maka akan berlogika 1 dan sebaliknya jika dari ground maka akan berlogika 0. jika input yang masuk ke set dan reset pada rangkaian J-K flip flop sama sama berlogika satu maka rangkaian tersebut komplemen dan outputnya itu tidak ada perubahan, lalu input yang masuk clk ada CLOCK dan pada J dan K berlogika 0, dan jika j dan k itu berlogika 0 maka kondisinya itu NC atau not change maka output yang dihasilkan itu adalah Q=0 dan Q'=1
Kemudian pada rangakaian D flip flop itu adalah komplemen karena arus yang masuk ke input itu berlogika 1 dan tentu saja output nya tidak ada perubahan dari kondisi sebelumnya, kemudian pada D dan clk input yang masuk berlogika, sesuai table jlk clk berlogika 0 maka pada D itu berlogika 1/0 output yang dihasilkan Q=0 dan Q'=1
- Percobaan 1
1. Bagaimana jika B0 dan B1 sama sama diberi logika 0, apa yang terjadi pada rangkaian?
Maka sesuai pada tabel kebenaran ini adalah kondisi larangan, karena output yang di hasilkan pada J-k Flip flop adalah Q=1 dan Q'=1 dan pada rangkaian tersebut aktif ketika low dan rangkaian tersebut komplemen
2. Bagaimana jika B3 diputuskan/tidak dibubungkan pada rangkaian apa yang terjadi pada rangkaian?
Disini set dan risetnya tidak aktif tentu saja jika B3 diputus outputnya tidak akan berubah karena triggernya tidak ada, itu berlaku pada rangkaian salah satunya J-k Flip Flop
3. Jelaskan apa yang dimaksud kondisi toggle, kondisi not change, dan kondisi terlarang pada Flip-Flop!
Toggle = Kondisi ini dipengaruhi oleh clock (Trigger), kondisi ini akan menghasilkan 2 output dalam 1 clock ataupun akan selalu berubah jika diberi Trigger
Not Chage = Kondisi ini disebut kondisi tetap atau tanpa ada perubahan, jadi ketika rangkaian aktif tidak akan berubah output awalnya atau akan kembali menghasilkan output sebelumnya tanpa perubahan
Kondisi terlarang = Kondisi ini disebut juga kondisi error, dikarenakan outputnya itu pada Q=1, Q'=1 menandakan terjadi kesalahan dikarenakan Q' merupakan kebalikan dari Q atau NOT dari Q
7. Link Download [Kembali]
Tidak ada komentar:
Posting Komentar